Beschreibung digitaler Schaltungen mit VHDL, Verifikation des Entwurfs durch Logik-Simulation, Synthese zur Realisierung in einem FPGA, Entwurf einer Testumgebung, Erprobung auf der Evaluationsplatine und eventuellem Redesign.

• Rapid Prototyping digitaler Schaltungen
• 7-Segment-Anzeige
• Arithmetic-Logic-Unit
• Automaten
• Speicheransteuerung
• CPU
• Digitale Signalverarbeitung durch digitales FPGA mit zugeschaltetem A/D- und D/A-Wandler

Raum: F01.304a

Laborleiter

Prof. Dr.-Ing. Walter Lindermeir